Digital Design Engineer

Who we are

Move Silicon is the business unit of Move S.p.A. dedicated to the development of high-efficiency ASIC and SoC solutions for industrial, automotive, and IoT applications.
We work in close collaboration with global customers to bring innovative analog, mixed-signal, and digital devices to market, with a strong focus on reliability and sustainability.

The role

To expand our team, we are looking for a Digital Design Engineer with 1–2 years of experience in RTL design and/or FPGA development.
The role will contribute to the definition of digital block architectures, their RTL implementation, basic verification activities, and synthesis, ensuring compliance with performance, area, and power requirements of complex ASICs and SoCs.

Key responsibilities

• RTL design and modeling of digital IPs and SoC subsystems in VHDL and/or SystemVerilog.
• Definition of micro-architectures based on functional and system-level requirements.
• Functional simulation and basic block-level verification (self-checking testbenches, assertions).
• Logic synthesis (Synopsys DC, Cadence Genus, or equivalent tools) and timing analysis (STA).
• Automation scripting in Python, TCL, and Makefile for build and regression flows.
• Collaboration with DV, Physical Design, and Firmware teams for system integration.
• Technical documentation (specifications, design reviews, user guides) and presentations to management.

Requirements

Must-have

1–2 years of experience in RTL digital design or FPGA development.

Master’s degree in Electronic Engineering, Computer Engineering, or a related field.

Strong proficiency in VHDL and/or SystemVerilog, and simulation tools such as ModelSim/Questa, Xcelium, or VCS.

Knowledge of synthesis, STA, and timing closure.

Familiarity with FPGA flows and tools such as Vivado, Quartus, or Project IceStorm.

Working knowledge of Git and scripting languages including Python, TCL, and Bash.

Nice-to-have

Knowledge of AXI-based interconnect methodologies.

Experience with high-speed protocols such as Quad SPI, MIPI, or LVDS.

System-level verification experience using UVM and/or basic assertions.

Low-power design experience using UPF or CPF.

Experience with linting tools and CDC/RDC analysis.

Basic knowledge of functional safety standards such as ISO 26262.

What we offer

• Economics: permanent contract under the Commerce CCNL with electronic meal vouchers.
• Growth: dedicated mentoring, on-the-job training, and specialized courses.
• Work location: offices in the city center, close to public transport and services.
• Social life: team-building activities and social events to strengthen team cohesion.
• Benefits: annual performance-based bonus, internal cafeteria or meal vouchers, and health insurance.Work locations

Via Marcantonio Colonna 35, 20149 Milan – smart working available.
Via Carlo Piaggia 421, 55100 Lucca – smart working available.

How to apply

Send an updated CV to careers@move-x.it with the subject line “Digital Design Engineer – RTL Design Engineer”.
Only candidates meeting the must-have requirements will be considered.
Move-X promotes equal opportunities and welcomes applications regardless of gender, orientation, ethnicity, or personal beliefs.
Candidates of all genders are welcome (pursuant to Law 903/77).
Please read our privacy notice pursuant to Art. 13 of Regulation (EU) 2016/679 (GDPR).

‍

‍

Chi siamo

Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici, mixed-signal e digitali innovativi, con un forte focus su affidabilità e sostenibilità.

La posizione

Per ampliare il nostro team stiamo cercando un/una Digital Design Engineer con 1-2 anni di esperienza nella progettazione RTL e/o su FPGA. La figura contribuirà alla definizione dell’architettura di blocchi digitali, alla loro implementazione RTL, alla verifica di base e alla sintesi, garantendo il rispetto dei requisiti di prestazione, area e consumo energetico di ASIC/SoC complessi.

Responsabilità principali

• Progettazione e modellazione RTL in VHDL e/o SystemVerilog di IP digitali e sottosistemi SoC.
• Stesura di micro-architetture a partire dai requisiti funzionali e di sistema.
• Simulazione funzionale e verifiche basic block-level (testbench self-checking, assertions).
• Sintesi logica (Synopsys DC, Cadence Genus o equivalenti) e analisi timing (STA).
• Script di automazione in Python/TCL/Makefile per build e regression.
• Collaborazione con i team di DV, Physical Design e Firmware per l’integrazione di sistema.
• Documentazione tecnica (spec, design review, user guide) e presentazioni al management.

Requisiti

Must-have

1-2 anni di esperienza in design digitale RTL o FPGA

Laurea magistrale in Ingegneria Elettronica/Informatica o simili

Padronanza di VHDL e/o SystemVerilog, simulazione (ModelSim/Questa, Xcelium, VCS)

Competenze di sintesi, STA e timing closure

Familiarità con flussi FPGA (Vivado/Quartus/Prj IceStorm)

Conoscenza di Git e scripting (Python, TCL, Bash)

Nice-to-have

Conoscenza di metodologie AXI-based interconnect

Esperienza con protocolli high-speed (SPI Quad, MIPI, LVDS)

Verifica a livello di sistema con UVM/basic assertions

Low-power design con UPF/CPF

Esperienza con tool di linting e CDC/RDC analysis

Conoscenza base di sicurezza funzionale (ISO 26262)

Cosa offriamo

• Economics: tempo indeterminato CCNL Commercio + buoni pasto elettronici.
• Crescita: mentoring dedicato, training on-the-job e corsi specialistici.
• Sede lavorativa: uffici nel cuore della città, vicini a trasporti e servizi.
• Socialità: team-building ed eventi sociali per rafforzare la coesione del gruppo.
• Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.

Sede di lavoro

Via Marcantonio Colonna 35, 20149 Milano – possibilità di smart working.

Via Carlo Piaggia 421, 55100 Lucca – possibilità di smart working.

Come candidarsi

Invia un CV aggiornato a careers@move-x.it indicando nell’oggetto “Digital Design Engineer – RTL Design Engineer”. Saranno presi in considerazione solo i profili che soddisfano i requisiti must-have.

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali. ‍

Accogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).